



CDG726_CDG732

16/32 通道模拟多路复用器

版本：Rev 1.0.0 日期：2025-6-18

产品特性

- 单电源：1.8 V to 5.5 V
- 双电源：±2.5V
- 低导通电阻：3.5Ω，@5 V 单电源或±2.5 V 双电源供电@25°
- 低导通电阻平坦度 0.5Ω
- 轨到轨工作
- 转换时间：23 ns（典型值）@25°C
- 单通道 32：1 多路复用器
- 双通道/差分 16：1 多路复用器
- TTL-/CMOS 兼容型输入
- TQFP48 封装

产品应用

- 继电器替代方案
- 光学应用
- 数据采集系统
- 通信系统
- 电池供电系统
- 音频和视频开关
- 医疗仪器
- 自动测试设备（ATE）

产品描述

CDG726/CDG732 分别为单芯片互补金属氧化物半导体(CMOS)32 通道和双路 16 通道模拟多路复用器。CDG732 根据 5 位二进制地址线 A0、A1、A2、A3 和 A4 所确定的地址，将 32 路输入 (S1 至 S32) 之一切换至公共输出 D。CDG726 根据 4 位二进制地址线 A0、A1、A2 和 A3 所确定的地址，对 16 路输入之一实施切换。

片内锁存器有利于与微处理器实现接口。通过将 $\overline{\text{CSA}}$ 和 $\overline{\text{CSB}}$ 连接在一起，CDG726 还可配置为差分工作模式。该器件提供 EN 输入，用来使能或禁用器件。禁用时，所有通道均关断。

这些多路复用器采用 COMS 工艺设计，具有低功耗、高开关速度、极低导通电阻和泄漏电流特性。它们采用+1.8 V 至+5.5 V 单电源和±2.5 V 双电源工作，非常适合低压产品应用。导通电阻大约为几欧姆，开关之间严格匹配，并且在整个信号范围内，导通电阻曲线非常平坦。这些器件可用作多路复用器或解复用器，具有出色的性能，输入信号范围可扩展至电源电压范围。在断开条件下，达到电源电压的信号电平被阻止。所有通道均采用先开后合式开关，防止开关通道时发生瞬时短路。

CDG726/CDG732 支持 TQFP48 封装，适用于具有串行接口的功能等效设备等。

目录

| | |
|---------------|--------|
| 产品特性 | - 1 - |
| 产品应用 | - 1 - |
| 产品描述 | - 1 - |
| 引脚分配 | - 3 - |
| 功能框图 | - 5 - |
| 绝对最大额定值 | - 7 - |
| 电气特性 | - 8 - |
| 测试电路 | - 11 - |
| 封装外形及尺寸 | - 12 - |
| 包装/订购信息 | - 13 - |
| 修订日志 | - 14 - |

产品优势

- 1.单电源 1.8 V 至 5.5 V 或双电源±2.5 V 供电。设计保证+5 V±10%、+3 V±10%单电源和±2.5 V±10%双电源轨。
- 2.导通电阻为 3.5Ω。
- 3.保证先开后合式开关动作。
- 4.TQFP48 封装。

引脚分配




图 1. TQFP-48 引脚分配

CDG726 引脚描述

| 引脚编号 | 引脚名称 | 描述 |
|-----------------|-----------------|---|
| 1 至 12, 45 至 48 | S16A 至 S1A | 源级端 S16A 至 S1A。该引脚可以是输入或输出。 |
| 13, 14 | V _{DD} | 电源。 |
| 15 至 18 | A0 至 A3 | 逻辑控制输入。 |
| 19 | CSA | 芯片选择引脚 A，CSA 处于低激活状态。如果需要差分输出配置，请将CSA和 CSB 连接在一起。 |

| | | |
|---------|-------------------------|---|
| 20 | $\overline{\text{CSB}}$ | 芯片选择引脚 B, $\overline{\text{CSB}}$ 处于低激活状态。如果需要差分输出配置, 请将 $\overline{\text{CSA}}$ 和 $\overline{\text{CSB}}$ 连接在一起。 |
| 21 | $\overline{\text{WR}}$ | 写入引脚。当 $\overline{\text{WR}}$ 为低时, 逻辑控制输入端 (A0 至 A3) 控制开关处于哪个状态。在 $\overline{\text{WR}}$ 的上升沿, 逻辑控制输出数据被锁存。 |
| 22 | $\overline{\text{EN}}$ | 数字输入低电平有效。当该引脚为高电平时, 设备被禁用, 所有开关都断开。当该引脚处于低电平时, Ax 逻辑控制输入确定开关的接通。EN 输入信号未被 $\overline{\text{WR}}$ 锁存 |
| 23 | GND | 地 |
| 24 | V _{SS} | 双电源应用中的负电源。在单电源应用中, 将此引脚连接到 GND。 |
| 25 至 40 | S1B 至 S16B | 源级端 S1B 至 S16B。该引脚可以是输入或输出。 |
| 41 | DB | 漏级端 B。该引脚可以是输入或输出。 |
| 42, 44 | NIC | 内部未连接。不要连接到此引脚。 |
| 43 | DA | 漏级端 A。该引脚可以是输入或输出。 |

表 2. CDG736 引脚描述

| 引脚编号 | 引脚名称 | 描述 |
|-----------------|------------------------|--|
| 1 至 12, 45 至 48 | S16 至 S1 | 源级端 S16 至 S1。该引脚可以是输入或输出。 |
| 13, 14 | VDD | 电源 |
| 15 至 19 | A0 至 A4 | 逻辑控制输入。 |
| 20 | $\overline{\text{CS}}$ | 芯片选择引脚。 $\overline{\text{CS}}$ 为低有效 |
| 21 | $\overline{\text{WR}}$ | 写入引脚。当 $\overline{\text{WR}}$ 为低电平时, 逻辑控制输入 (A0 至 A4) 控制开关处于哪个状态。在 $\overline{\text{WR}}$ 的上升沿, 逻辑控制输出数据被锁存。 |
| 22 | $\overline{\text{EN}}$ | 数字输入低电平有效。当该引脚为高电平时, 设备被禁用, 所有开关都断开。当该引脚处于低电平时, Ax 逻辑控制输入确定开关的接通。EN 输入信号未被 $\overline{\text{WR}}$ 锁存 |

| | | |
|------------|-----------|---------------------------------|
| 23 | GND | 地 |
| 24 | VSS | 双电源应用中的负电源。在单电源应用中，将此引脚连接到 GND。 |
| 25 至 40 | S17 至 S32 | 源级端 S16 至 S1。该引脚可以是输入或输出。 |
| 41, 42, 44 | NIC | 内部未连接。不要连接到此引脚。 |
| 43 | D | 漏级端。该引脚可以是输入或输出。 |

功能框图




图 2. 逻辑 “1” 输入显示的开关

CDG726 真值表

| A3 | A2 | A1 | A0 | EN | CSA | CSB | WR | 接通开关 |
|----|----|----|----|----|-----|-----|-----|----------------------|
| X | X | X | X | X | 1 | 1 | L→H | 锁存器控制输入数据 |
| X | X | X | X | X | 1 | 1 | X | 开关状态无变化 |
| X | X | X | X | 1 | X | X | X | 无 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | S1A 到 DA, S1B 到 DB |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | S2A 到 DA, S2B 到 DB |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | S3A 到 DA, S3B 到 DB |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | S4A 到 DA, S4B 到 DB |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | S5A 到 DA, S5B 到 DB |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | S6A 到 DA, S6B 到 DB |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | S7A 到 DA, S7B 到 DB |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | S8A 到 DA, S8B 到 DB |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | S9A 到 DA, S9B 到 DB |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | S10A 到 DA, S10B 到 DB |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | S11A 到 DA, S11B 到 DB |

| | | | | | | | | |
|---|---|---|---|---|---|---|---|----------------------|
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | S12A 到 DA, S12B 到 DB |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | S13A 到 DA, S13B 到 DB |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | S14A 到 DA, S14B 到 DB |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | S15A 到 DA, S15B 到 DB |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | S16A 到 DA, S16B 到 DB |

CDG732 真值表

| A4 | A3 | A2 | A1 | A0 | EN | CS | WR | 接通开关 |
|----|----|----|----|----|----|----|-----|-----------|
| X | X | X | X | X | X | 1 | L→H | 锁存器控制输入数据 |
| X | X | X | X | X | X | 1 | X | 开关状态无变化 |
| X | X | X | X | X | 1 | X | X | 无 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 2 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 3 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 4 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 5 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 6 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 7 |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 8 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 9 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 10 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 11 |
| 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 12 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 13 |
| 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 14 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 15 |
| 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 16 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 17 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 18 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 19 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 20 |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 21 |
| 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 22 |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 23 |
| 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 24 |

| | | | | | | | | |
|---|---|---|---|---|---|---|---|----|
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 25 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 26 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 27 |
| 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 28 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 29 |
| 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 30 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 31 |
| 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 32 |

注：X 表示不判断状态，L 表示低，H 表示高。

绝对最大额定值

| 参数 | 额定值 |
|---------------------------|-------------------------------|
| VDD to VSS | 7 V |
| VDD至GND | −0.3 V 至 +7 V |
| VSS至GND | −0.3 V 至 +7 V |
| 模拟信号输入1 | VSS−0.3V至VDD+0.3V或30mA，以先发生为准 |
| 数字信号输入1 | −0.3V至VDD+0.3V或30mA，以先发生为准 |
| 峰值电流，S或D（以1ms脉冲，最大占空比10%） | 60 mA |
| 连续电流，S或D | 30mA |
| 工作温度范围 | −40°C 至 +85°C |
| 储存温度范围 | −65°C 至 +150°C |
| 结温 | 150°C |
| TQFP48 封装 | |
| θJA 热阻抗 | 54.6°C/W |

电气特性

除非另有说明, $V_{DD}=+5\text{ V}\pm 10\%$, $GND=0\text{ V}$ 。测试温度为 -40°C 至 $+85^{\circ}\text{C}$ 。

| 参数 | +25°C | | | -40° C to +85° C | | | 测试条件 | 单位 |
|--|---------|-----------|-----------|-----------------------|---------|----------|--|----|
| | 最小 值 | 典型 值 | 最大 值 | 最小 值 | 典型 值 | 最大 值 | | |
| 模拟开关 | | | | | | | | |
| 模拟信号范围 | | | | 0V to V _{DD} | | | | V |
| 导通电阻 (Ron) | -- | 3.5 | 5.5 | -- | 5 | 6 | V _S =0V 至 V _{DD} , I _S =10mA; 见图 4 | Ω |
| 通道间导通电阻(ΔRon) | -- | -- | -- | -- | 0.3 | 0.8 | V _S =0 V 至 V _{DD} , I _S =10mA | Ω |
| 电阻平坦度(RFLAT (ON)) | -- | 0.5 | -- | -- | -- | 1 | V _S =0 V 至 V _{DD} , I _S =10mA | Ω |
| 漏电流 V_{DD} = +5.5 V | | | | | | | | |
| 源关闭漏电流, I _S (Off) | -- | ± 0.01 | ± 0.25 | -- | -- | ±1 | V _S =4.5V/1V, V _D =1V/4.5V;见图 6 | nA |
| 源关闭漏电流, I _D (Off) | -- | ± 0.05 | ±1 | -- | -- | ±5 | V _S =4.5V/1V, V _D =1V/4.5V;见图 6 | nA |
| 通道漏电流, I _D , I _S (On) | -- | ± 0.05 | ±1 | -- | -- | ±5 | V _S =V _D =1V, or 4.5V;见图 5 | nA |
| 数字输入 | | | | | | | | |
| 输入高压, VINH | | | | 2.4 | -- | -- | | V |
| 输入低压, VINL | | | | -- | -- | 0.8 | | V |
| 输入电流 IINL or IINH | -- | 0.00 5 | -- | -- | -- | ± 0.5 | V _{IN} =V _{INL} 或 V _{INH} | μA |
| 数字输入电容 (C _{IN}) | -- | 5 | -- | | | | | pF |
| 动态特性 | | | | | | | | |
| 传输时间(t _{TRANSITION}) | -- | 23 | 34 | | | | RL = 300 Ω, CL = 35 pF,V _{S1} = 3 V/0 V, V _{S32} = 0 V/3 V | |
| t _{on} (CS,WR) | -- | 18 | 25 | -- | -- | 32 | R _L =300Ω,C _L =35pF,V _S =3V | ns |
| t _{OFF} (CS,WR) | -- | 17 | 23 | -- | -- | 29 | R _L =300Ω,C _L =35pF,V _S =3V | ns |
| t _{ON} (EN) | -- | 24 | 32 | -- | -- | 40 | R _L =300Ω,C _L =35pF,V _S =3V | ns |
| t _{OFF} (EN) | -- | 16 | 22 | -- | -- | 25 | R _L =300Ω,C _L =35pF,V _S =3V | ns |

| | | | | | | | | |
|------------------------|----|-----|----|----|----|----|--|---------|
| 先断后合时间延迟, t_D | -- | 18 | -- | 1 | -- | -- | $R_L=300\Omega, C_L=35pF, V_{S1}=V_{S2}=3V;$ | ns |
| 关闭隔离 | -- | -72 | -- | | | | $R_L=50\Omega, C_L=5pF, f=1MHz$ | dB |
| 频道间串扰 | -- | -72 | -- | | | | $R_L=50\Omega, C_L=5pF, f=1MHz;$ | dB |
| -3 dB 带宽(CDG726) | -- | 34 | -- | | | | | MHz |
| -3 dB 带宽(CDG732) | | 18 | -- | | | | | MHz |
| C_S (Off) | -- | 13 | -- | | | | | pF |
| C_D (Off) (CDG726) | -- | 170 | -- | | | | | pF |
| C_D (Off) (CDG732) | -- | 340 | -- | | | | | pF |
| C_D, C_S (On)-CDG726 | -- | 175 | -- | | | | $f=1MHz;$ | pF |
| C_D, C_S (On)-CDG732 | -- | 350 | -- | | | | $f=1MHz;$ | pF |
| 电源 | | | | | | | | |
| I_{DD} | -- | 10 | -- | -- | -- | 20 | $V_{DD}=+5.5V$, 数字输入=0V or 5V | μA |

除非另有说明, $V_{DD}=+3V\pm 10\%$, $GND=0V$ 。测试温度为 $-40^{\circ}C$ 至 $+85^{\circ}C$ 。

| 参数 | +25°C | | | -40° C to +85° C | | | 测试条件 | 单位 |
|---|-------|-------|-----|-----------------------|------|-----|---|----|
| | 最小值 | 典型值 | 最大值 | 最小值 | 典型值 | 最大值 | | |
| 模拟开关 | | | | | | | | |
| 模拟信号范围 | | | | 0V to V _{DD} | | | | V |
| 导通电阻 (Ron) | -- | 4.5 | 11 | -- | -- | 12 | V _S =0V 至 V _{DD} , I _S =10mA; 见图 4 | Ω |
| 通道间导通电阻(ΔRon) | -- | -- | -- | -- | 0.35 | -- | V _S =0 V 至 V _{DD} , I _S =10mA | Ω |
| 电阻平坦度(RFLAT (ON)) | -- | 1.5 | -- | -- | 3 | -- | V _S =0 V 至 V _{DD} , I _S =10mA | Ω |
| 漏电流 V_{DD}=+3.3V | | | | | | | | |
| 源关闭漏电流, I _S (Off) | -- | ±0.01 | -- | -- | -- | -- | V _S =3V/1V, V _D =1V/3V; 见图 6 | nA |
| 源关闭漏电流, I _D (Off) | -- | ±0.05 | ±1 | -- | -- | ±5 | V _S =3V/1V, V _D =1V/3V;见图 6 | nA |
| 通道漏电流, I _D , I _S (On) | -- | ±0.01 | -- | -- | -- | -- | V _S =V _D =1V, 或 3V; 见图 5 | nA |
| 数字输入 | | | | | | | | |
| 输入高压, VINH | | | | 2.0 | -- | -- | | V |
| 输入低压, VINL | | | | -- | -- | 0.4 | | V |

| | | | | | | | | |
|---|----|-----------|----|----|----|------|---|-----|
| 输入电流 I _{INL} or I _{INH} | -- | 0.00 5 | -- | -- | -- | ±0.1 | V _{IN} =V _{INL} 或 V _{INH} | μA |
| 数字输入电容 (C _{IN}) | -- | 5 | -- | -- | -- | -- | | pF |
| 动态特性 | | | | | | | | |
| 传输时间(t _{TRANSITION}) | -- | 34 | 52 | -- | -- | 62 | R _L = 300 Ω, C _L = 35 pF, V _{S1} = 2 V/0 V, V _{S32} = 0 V/2 V | |
| t _{on} (CS,WR) | -- | 29 | 43 | -- | -- | 52 | R _L =300Ω,C _L =35pF,V _S =2V | ns |
| t _{off} (CS,WR) | -- | 26 | 38 | -- | -- | 42 | R _L =300Ω,C _L =35pF,V _S =2V | ns |
| t _{on} (E _N) | -- | 33 | 48 | -- | -- | 55 | R _L =300Ω,C _L =35pF,V _S =2V | ns |
| t _{off} (E _N) | -- | 19 | 25 | -- | -- | 28 | R _L =300Ω,C _L =35pF,V _S =2V | ns |
| 先断后合时间延迟, t _D | -- | 26 | -- | 1 | -- | -- | R _L =300Ω,C _L =35pF,V _S =2V | ns |
| 关闭隔离 | -- | -72 | -- | | | | R _L =50Ω, C _L =5pF, f=1MHz | dB |
| 频道间串扰 | -- | -72 | -- | | | | R _L =50Ω, C _L =5pF, f=1MHz; | dB |
| -3 dB 带宽(CDG726) | -- | 34 | -- | | | | | MHz |
| -3 dB 带宽(CDG732) | | 18 | -- | | | | | MHz |
| C _S (Off) | -- | 13 | -- | | | | | pF |
| C _D (Off) (CDG726) | -- | 170 | -- | | | | | pF |
| C _D (Off) (CDG732) | -- | 340 | -- | | | | | pF |
| C _D , C _S (On)-CDG726 | -- | 175 | -- | | | | f=1MHz; | pF |
| C _D , C _S (On)-CDG732 | -- | 350 | -- | | | | f=1MHz; | pF |
| 电源 | | | | | | | | |
| I _{DD} | -- | 5 | -- | -- | -- | 10 | V _{DD} =+3.3V, Digital inputs=0V or 3.3V | μA |

典型特性




图 3.单电源下的导通电阻与 V_D (V_S) 的关系

测试电路




图 4. 导通电阻




图 5. 导通漏电流




图 6. 关闭漏电流

封装外形及尺寸

TQFP-48




图 7.TQFP48 封装尺寸图

包装/订购信息

| 产品型号 | 温度范围 | 产品封装 | 运输及包装数量 |
|--------------|----------|---------|------------|
| CDG726TQFP48 | -40℃~85℃ | TQFP-48 | Tray, 1000 |
| CDG732TQFP48 | -40℃~85℃ | TQFP-48 | Tray, 1000 |

修订日志

| 版本 | 修订日期 | 变更内容 | 变更原因 | 制作 | 审核 | 备注 |
|------|-----------|------|------|----|-----|----|
| V1.0 | 2025.6.18 | 初版生成 | 常规更新 | WW | LYL | |